Analysis and design of CMOS and bipolar SiGe:C integrated circuits for low power RF receivers and radar applications

This dissertation proposes the analysis and the design of two radio-frequency integrated circuits. In the first part a low-power wireless receiver front-end for Wireless Sensor Networks is developed. The circuit comprises a Low-Noise Amplifier, Voltage Controlled Oscillators and Mixers, building a complete single-stage quadrature receiver front-end for low-power applications. The compact architecture based on a current reuse topology is described and motivated; an in-depth time-variant analysis is performed to optimize the circuit; a test 2.4GHz receiver is finally designed and realized in a cheap 90nm CMOS technology with a 3μm thick top metal for high-quality integrated inductors. Measurement results confirm the correctness of our analysis and the validity of the proposed circuit architecture. In the second part of this dissertation a X-band upconverter for a Frequency-Modulated Continuous-Wave radar system is developed. The goal of the project is that of developing a wideband upconverter with a clean output spectrum and low phase noise. The proposed architecture is constituted by two mixers, baseband interfaces, a pre-power amplifier and the on-chip circuitry to generate quadrature local oscillator signals from an external reference local oscillator. Several mechanisms which lead to spurious tones at the output are discussed, with emphasis on the design issues related to the image-rejection, the mismatches and the nonlinearities in the large-signal baseband interface. Two versions of the modulator are designed and compared: a) a CMOS version built in a 65nm digital technology based on a zero DC current passive mixer for minimum flicker noise and b) a bipolar version built in a 0.35μm SiGe:C technology based on an active Gilbert mixer

Questa tesi di dottorato propone l'analisi e la progettazione di due circuiti integrati a radio-frequenza. Nella prima parte del lavoro viene sviluppato il front-end di un ricevitore wireless a basso consumo di potenza per Wireless Sensor Networks. Il circuito, che comprende un amplificatore a basso rumore, oscillatori locali e mixer, costituisce un sistema di ricezione completo implementato in un singolo stadio per ridurre il consumo di potenza. L'architettura proposta, basata sulla tecnica del riutilizzo della corrente di polarizzazione, viene motivata e descritta in dettaglio; segue un'accurata analisi tempo-variante dell'architettura per l'ottimizzazione del circuito proposto; il ricevitore a 2.4GHz è stato infine realizzato con una tecnologia CMOS digitale a 90nm con top metal ottimizzato per la realizzazione di induttori integrati con alto fattore di qualità. Le misure effettute sui campioni confermano la correttezza della nostra analisi e la validità dell'architettura proposta. Nella seconda parte di questa tesi di dottorato viene sviluppato un upconverter per un Frequency-Modulated Continuous-Wave radar in banda X. L'obiettivo del progetto è quello di realizzare un upconverter a banda larga, con uno spettro in uscita libero da toni spuri e con minimo phase noise. L'architettura proposta comprende due mixer con relative interfacce in banda base, un amplificatore a radiofrequenza e tutta la circuiteria per la generazione dei segnali in quadratura per pilotare i mixer a partire da un oscillatore locale esterno di riferimento. Vengono analizzati vari meccanismi di generazione di toni spuri all'uscita, con particolare enfasi sui problemi legati alla reiezione dell'immagine, ai mismatches ed alle nonlinearità generate nell'interfaccia in banda base. Due versioni del modulatore sono state progettate e confrontate: a) una versione realizzata in una tecnologia CMOS a 65nm digitale basata su un mixer passivo a corrente di polarizzazione nulla per minimizzare la generazione di rumore flicker e b) una versione realizzata in una tecnologia bipolare SiGe:C a 0.35μm basata su un mixer di Gilbert attivo