An investigation of defects and reliability issues on Gallium Nitride devices

In this thesis a extensive study of devices based on AlGaN/GaN heterostructure is reported. The work is fundamentally divided in two main topic: the first part is related to the investigation of traps and defects and their effects on the device performances; the second part is instead related to the reliability studies of this type of devices. The investigation of trapping effects is based on pulsed measurements of output characteristic and transcharacteristic of the device under test. The measurements carried out on High Electron Mobility Transistors (HEMT) with different gate materials (Ni/Au/Ni or ITO) and absence or presence of the surface passivation layer have shown how this technique can be used as a rapid and effective method to distinguish between the trapping phenomena occurring in the region under the gate and those occurring in the gate - drain access region. In particular we have seen that unpassivated devices have a transconductance peak dispersion, which can be ascribed to the presence of surface traps (absent in passivated devices). On the other hand the presence of a threshold voltage shift (found in the ITO samples) is related to traps below the gate electrode. The presence of traps under the ITO contact has been confirmed by low frequency capacitance - voltage measurements. Also the pulsed measurements have been correlated to electroluminescence characterization of the transistor showing the role of traps in limiting the maximum gate-drain electric field and, consequently, the intensity of the emitted light, related to the equivalent electron temperature. The combined dynamic IV - electroluminescence measurement technique has been also used in the analysis of state of the art GaN-HEMTs on Silicon substrate. The measurements carried on samples with different gate recess width and same gate length show better performances (in terms of frequency dispersion and gate - drain electric field) for transistors with shorter recess width. The analysis of defects in GaN-based devices has been carried out also by means of low frequency noise measurements. The purpose of the work on noise was to find a correlation between the intensity of the measured noise and the performances of the device (in particular the breakdown). Several devices have been tested (transistors and transmission line model - TLM) with different realization technology (aluminum content, ohmic contact annealing temperature, composition of ohmic contact electrode). A real correlation between noise in the conductive channel and breakdown has not been found; while measurements on the TLM show a possible relation between ohmic contact specific resistance and noise. The reliability of several samples has been investigated by means of both long-term stress (1000 h DC life-test) and short-term stress (2 min step-stress). The long - term stress has been carried out on AlGaN/GaN HEMTs processed on composite SopSiC substrate developed within the European HYPHEN project. These substrates have been realized through the transfer of a thin single crystal silicon layer on the top of a thick polycrystalline silicon carbide wafer. The aim of this project is to provide a valid and less expensive substrate for GaN - based devices in respect to the traditional bulk-SiC substrates. Three stress conditions (different DC biases and different ambient temperatures) have been selected for the test. The results at the end of the stress present good device stability and promising performance; reliability issues found in few samples are linked to the high levels of gate leakage current reached during the stress. This proves that devices failure can be ascribed to the technology used for the realization of transistors and does not appear correlated to the nature of the composite substrate. With concern the short-term stress, we have studied the influence of gate reverse bias test on the overall behavior of the transistor. This type of accelerated test usually brings to the definition of a critical voltage beyond that the gate leakage current increases drastically up to the failure of the device. In literature the phenomenon is called inverse piezoelectric effect and it is considered related to the lattice strain occurring during the stress. Our study was based on a split wafer experiment adopting passivated AlGaN/GaN HEMTs with different gate metallizations: Ni/Au/Ni, ITO, Ni/ITO. The results obtained suggest that the critical voltage is not related only to the piezoelectric strain, but also the initial gate leakage current of the fresh device plays a role in the degradation process. Moreover the dynamic of the degradation during the test seems to indicate that the ageing process can be ascribe to a defect percolation process in the AlGaN barrier layer

L'argomento esposto in questa tesi riguarda uno studio approfondito di dispositivi su eterostruttura AlGaN/GaN. Questo lavoro puo’ essere suddiviso in due argomenti principali: la prima parte riguarda lo studio di trappole e difetti e il loro effetto sulle prestazioni del dispositivo; la seconda parte e’ invece dedicata allo studio dell'affidabilita’ di questo tipo di dispositivi. L'analisi degli effetti trappola e’ basata sulla misurazione impulsata della caratteristica di uscita e della transconduttanza del dispositivo in esame. Le misure eseguite su transistor con diversa composizione dell'elettrodo di gate (Ni/Au/Ni o ITO) e presenza o assenza dello strato di passivazione hanno mostrato come questa tecnica puo’ essere utilizzata come rapido e valido sistema per distinguere tra gli effetti di trappole presenti nella regione sottostante il gate e quelli di trappole nella regione di accesso gate - drain. In dettaglio si e’ visto che dispositivi non passivati presentano una diminuzione del picco della transconduttanza, fenomeno riconducibile alla presenza di trappole superficiali; mentre nel caso di variazione della tensione di soglia (dispositivi con elettrodo di gate in ITO) le trappole sono localizzate nella regione al di sotto del contatto di gate. La presenza di trappole sotto il contatto in ITO e’ stata inoltre confermata da misure di capacita’ vs. tensione a bassa frequenza. Le misure impulsate sono state poi messe in relazione con le misure di elettroluminescenza effettuate sui transistor: questo confronto ha mostrato come le trappole presenti nel dispositivo limitino il massimo campo elettrico tra gate e drain e quindi l'intensita’ della radiazione emessa. Questa metodologia e’ stata poi applicata per l'analisi di dispositivi GaN su silicio caratterizzati da identica lunghezza del contatto di gate ma diversa ampiezza del recesso di gate. Dai risultati ottenuti si puo’ vedere che le prestazioni migliori, in termini di dispersione in frequenza e massimo campo elettrico, si hanno nei dispositivi con recesso piu’ piccolo. L'analisi dei difetti presenti nei dispositivi su GaN e’ stata effettuata anche per mezzo di misure di rumore a bassa frequenza. Lo scopo di questa parte di attivita’ era di trovare una correlazione tra il livello di rumore misurato e le caratteristiche elettriche del dispositivo (in particolare il breakdown). Diversi dispositivi sono stati testati (transistor e transmission line model - TLM) con differenti tecnologie di realizzazione (percentuale di alluminio, temperatura di processo, composizione dell'elettrodo dei contatti ohmici). Una correlazione rumore del canale conduttivo e breakdown non e’ stata trovata; mentre le misure sulle TLM hanno mostrato un possibile legame tra rumore e resistenza specifica del contatto ohmico. L'affidabilita’ dei dispositivi è stata studiata per mezzo di prove di stress a breve (2 min step - stress) e lungo termine (1000 hour). Lo stress a lungo termine e’ stato eseguito su dispositivi AlGaN/GaN processati su substrato composito di tipo SopSiC sviluppato nell'ambito del progetto europeo HYPHEN. Questi substrati sono realizzati tramite il trasferimento di un sottile strato di Silicio monocristallino su uno strato piu’ spesso di Carburo di Silicio policristallino, il loro scopo e’ di rappresentare una valida ed economica alternativa ai substrati in Carburo di Silicio monocristallino. Per questo esperimento sono state individuate tre condizioni a differente polarizzazione e temperatura; i risultati finali presentano una buona stabilita’ dei dispositivi ed inoltre mostrano come i problemi riscontrati durante il test siano riconducibili agli elevati livelli di corrente di perdita del gate. Il degrado dei dispositivi e’ quindi strettamente legato alla tecnologia del processo utilizzato per la realizzazione del transistor e non e’ legata alla natura del substrato. Per quanto riguarda la prova di stress accelerato, si e’ studiato l'effetto sulle prestazioni del dispositivo di elevate tensioni negative applicate al contatto di gate. Questo tipo di test solitamente porta all'individuazione di una tensione critica oltre la quale si verifica un brusco aumento della corrente di gate. Nella letteratura scientifica questo fenomeno e’ indicato come effetto piezoelettrico inverso (inverse piezoelectric effect) ed e’ associato alla creazione di difetti nel reticolo cristallino sottoposto a sollecitazione durante lo stress. Lo studio si e’ basato su un wafer con differenti metallizzazioni di gate (Ni/Au/Ni, ITO, Ni/ITO) e con passivazione dei dispositivi. I risultati ottenuti suggeriscono che la tensione critica non sia legata solo alla tensione che si induce nel reticolo; infatti anche il livello iniziale della corrente di perdita del gate sembra giocare un ruolo nel processo di degradazione. Inoltre l'evoluzione del degrado durante il test sembra indicare che il processo di invecchiamento avvenga per filtrazione dei difetti all'interno della barriera di AlGaN (percolation process)